# BEST AVAILABLE COPY

### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-260954

(43)Date of publication of application: 29.09.1998

(51)Int.CI.

G06F 17/00 G06F 17/50

(21)Application number: 09-066119

.....

(22)Date of filing :

19.03.1997

(71)Applicant:

**FUJITSU LTD** 

(72)Inventor:


KITAURA TOMOYASU

(54) CIRCUIT SIMULATION PARALLEL METHOD AND MEDIUM RECORDING CIRCUIT SIMULATION PARALLEL PROGRAM

(57)Abstract:

PROBLEM TO BE SOLVED: To shorten analysis time by dividing object circuits, proceeding simulation calculation, transmitting a calculation result through communication, seeking time data that is needed for simulation and independently and parallelly performing simulation.

SOLUTION: A management processor 1 divides object circuits and allocates each object circuit C0 to C3 to each simulation processor 20 to 23 respectively. It confirms an incoming message from each simulation processor and when there are incoming messages, it receives all messages and decides a defined time with all simulations. It rearranges terminal information in each processor and sends time information to all the simulation processors when it sends it. It is decided whether all simulation is finished or not, when it is decided that all the simulation is finished, it finishes processing, and when it is discriminated that it is not finished, it confirms incoming messages.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

### (19)日本国特許庁(JP)

## (12)公開特許公報 (A) (11)特許出願公開番号

特開平10-260954

(43)公開日 平成10年(1998)9月29日

(51) Int. Cl. 6 G06F 17/00

17/50

識別記号

FΙ G06F

15/20

D

15/60

604 Z

664 L

審査請求 未請求 請求項の数9

OL

(全11頁)

(21)出願番号

特願平9-66119

(22)出願日

平成9年(1997)3月19日

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1番1

号

(72)発明者 北浦 智靖

神奈川県川崎市中原区上小田中4丁目1番1

号 富士通株式会社内


(74)代理人 弁理士 石田 敬 (外3名)


(54)【発明の名称】回路シミュレーション並列化方法および回路シミュレーション並列化プログラムを記録した媒体

### (57)【要約】

【課題】 対象回路を分割して回路の電気的特性のシミ ュレーションを並列化することは、現実的には困難であ り、また、大容量のメモリが必要となるという課題があ

【解決手段】 対象回路の電気特性のシミュレーション を複数の演算手段を有するコンピュータシステムにより 並列的に行う回路シミュレーション並列化方法であっ て、前記対象回路を複数の分割回路に分割し、該各分割 回路をそれぞれ各演算手段に割り当て、該各演算手段毎 にシミュレーション計算を進め、前記隣接する分割回路 の境界における計算結果を通信により伝達し、該受け取 った計算結果より、シミュレーションに必要な時刻のデ ータを求め、そして、前記各演算手段によるシミュレー ションを独立に並列して行うように構成する。





10

### 【特許請求の範囲】

【請求項1】 対象回路の電気特性のシミュレーション を複数の演算手段を有するコンピュータシステムにより 並列的に行う回路シミュレーション並列化方法であって、

前記対象回路を複数の分割回路に分割し、 該各分割回路をそれぞれ各演算手段に割り当て、 該各演算手段毎にシミュレーション計算を進め、 隣接する前記分割回路の境界における計算結果を通信に より伝達し、

受け取った該計算結果より、シミュレーションに必要な 時刻のデータを求め、そして、

前記各演算手段によるシミュレーションを独立に並列して行うようにしたことを特徴とする回路シミュレーション並列化方法。

【請求項2】 請求項1に記載の回路シミュレーション並列化方法において、前記隣接する分割回路の境界における計算結果は、任意の演算手段がシミュレーションする分割回路に接続され、且つ、隣接する分割回路に含まれる端子を外部端子として参照し、当該任意の演算手段 20におけるシミュレーションを行うようになっていることを特徴とする回路シミュレーション並列化方法。

【請求項3】 請求項1に記載の回路シミュレーション並列化方法において、前記演算手段におけるシミュレーションの計算結果の伝達の他に、シミュレーションの進行を管理する情報を通信して不要な履歴を削除するようにしたことを特徴とする回路シミュレーション並列化方法。

【請求項4】 請求項1に記載の回路シミュレーション並列化方法において、前記計算結果を受け取った演算手段は、該計算結果と予測値との比較を行い、両者の差が所定の値以下となる時刻まで戻ってシミュレーションをやり直し、該やり直しが生じた時刻より以降の履歴を削除するようにしたことを特徴とする回路シミュレーション並列化方法。

【請求項5】 請求項1に記載の回路シミュレーション並列化方法において、前記複数の演算手段のうち、最もシミュレーションの進行の遅い演算手段においてシミュレーションが完了した時間を確定時間として決定し、該確定時間よりも以前の履歴を全て削除するようにしたこ 40とを特徴とする回路シミュレーション並列化方法。

【請求項6】 請求項1に記載の回路シミュレーション 並列化方法において、前記コンピュータシステムは、管 理演算手段および複数のシミュレーション演算手段を備 えて構成されていることを特徴とする回路シミュレーション並列化方法。

【請求項7】 請求項1に記載の回路シミュレーション 並列化方法において、前記コンピュータシステムは、並 列的に設けられた複数のシミュレーション演算手段を備 えて構成されていることを特徴とする回路シミュレーシ 50 ョン並列化方法。

【請求項8】 請求項1~7のいずれか1項に記載の回路シミュレーション並列化方法において、前記各演算手段は、計算機或いはプロセサにより構成されていることを特徴とする回路シミュレーション並列化方法。

2

【請求項9】 請求項1~8のいずれか1項に記載の回路シミュレーション並列化方法を前記コンピュータシステムによって実行させる回路シミュレーション並列化プログラムを記録した媒体。

### 【発明の詳細な説明】

### [0001]

【発明の属する技術分野】本発明は回路シミュレーション並列化方法および回路シミュレーション並列化プログラムを記録した媒体に関し、特に、複数の演算手段(計算機或いは複数のプロセサ)を用いて並列に電子回路の電気的特性のシミュレーションを行う回路シミュレーション並列化方法に関する。

【0002】近年、半導体集積回路の高集積化および回路規模の大型化に伴って、電子回路の電気的特性のシミュレーションにも長時間を要することになっている。さらに、半導体集積回路の少量多品種の傾向により、回路の電気的特性のシミュレーションも短時間で行う必要がある。そこで、複数の計算機或いは複数のプロセサを用いて回路シミュレーションを並列的に行い、回路の解析時間を短縮することができる回路シミュレーション並列化方法(回路シミュレーション並列化プログラム)の提供が要望されている。

### [0003]

【従来の技術】従来、回路の論理シミュレーションにおいては、並列的に処理(計算)を行うものは知られていたが、回路の電気的特性のシミュレーションは、通常、1つの計算機(コンピュータ)或いは1つのプロセサを使用して行っている。すなわち、半導体集積回路の各端子の電圧等の情報やシミュレーション時間の管理は、1つの計算機或いは1つのプロセサにより一元的に行われている。

【0004】そして、近年の高集積化および大規模化された半導体集積回路の電気的特性のシミュレーション、或いは、少量多品種の半導体集積回路の電気的特性のシミュレーションを短時間で行って回路の解析時間を短縮するためには、複数の計算機或いは複数のプロセサを用いて並列処理を行う回路シミュレーション並列化方法が必要となって来ている。

### [0005]

【発明が解決しようとする課題】ところで、回路の電気的特性のシミュレーションを並列化する場合を考えると、コンピュータシステム(複数の計算機或いは複数のプロセサで構成されたもの)に対して、対象回路を分割し、その対象回路を分割したそれぞれの回路(分割回路)を各プロセサ(各計算機)に割り当てることにな

る。しかしながら、或る特定のプロセサ(任意のプロセ サ) に注目した場合、例えば、特定のプロセサに割り当 てられた分割回路の電気的特性のシミュレーションを行 うためには、該特定のプロセサに割り当てられた分割回 路に隣接する分割回路を当該特定のプロセサ以外のプロ セサにより電気的特性のシミュレーションを行い、そし て、その隣接する分割回路に割り当てられた端子におけ る所定のシミュレーション時間での電圧等の情報を前記 特定のプロセサへ供給して、計算(シミュレーション) を行う必要があるため、現実的に並列化を行うことは困 10 難であると考えられていた。

【0006】さらに、各分割回路のシミュレーションが 独立に並列して進行する場合、特定のプロセサ(任意の プロセサ)は、他のプロセサのシミュレーション結果に 応じて計算をやり直す必要があるため各端子の履歴を保 持(記憶)しておかなければならず、大容量のメモリが 必要となるという問題も考えられる。本発明は、回路の 電気的特性のシミュレーションを並列計算して解析時間 を短縮することが可能な回路シミュレーション並列化方 法(コンピュータシステム用の回路シミュレーション並 20 列化プログラム)の提供を目的とする。

### [0007]

【課題を解決するための手段】本発明によれば、対象回 路の電気特性のシミュレーションを複数の演算手段(計 算機或いはプロセサ)を有するコンピュータシステムに より並列的に行う回路シミュレーション並列化方法であ って、前記対象回路を複数の分割回路に分割し、該各分 割回路をそれぞれ各演算手段に割り当て、該各演算手段 毎にシミュレーション計算を進め、隣接する前記分割回 路の境界における計算結果を通信により伝達し、受け取 30 った該計算結果より、シミュレーションに必要な時刻の データを求め、そして、前記各演算手段によるシミュレ ーションを独立に並列して行うようにしたことを特徴と する回路シミュレーション並列化方法が提供される。

\_【-0-0-0-8-】 本発明は、 従来1つのプロセサまたは計算 機(演算手段)で行っていた計算を、対象回路を複数の 分割回路に分割し、それぞれ複数の演算手段に割り当て る。さらに、他の演算手段がシミュレーションの計算に 必要となる境界部の端子の計算結果を通信により伝達 し、受けた側は得られた履歴からシミュレーションに必 40 要な値を補間或いは予測する。そして、各演算手段毎に シミュレーションを進めることにより、回路シミュレー ションを並列化することが可能となり、解析時間を短縮 することができる。

【0009】また、各演算手段のシミュレーションの進 行状況を収集し、最も遅れている演算手段におけるシミ ュレーションの時刻(確定時間)を各演算手段に伝え、 その時刻より古い履歴を消去することにより、記憶して おく履歴(必要なメモリの容量)を減らすことができ る。なお、本発明の他の形態によれば、上述の回路シミ 50 れ複数の素子および端子(ノード)を含む。具体的に、

ュレーション並列化方法をコンピュータシステムによっ て実行させる回路シミュレーション並列化プログラムを 記録した媒体が提供される。

### [0010]

【発明の実施の形態】以下、図面を参照して本発明に係 る回路シミュレーション並列化方法の実施例を説明す る。図1は本発明に係る回路シミュレーション並列化方 法が適用される並列回路シミュレータの一構成例を示す ブロック図である。同図において、参照符号1は管理プ ロセサ、20~23はシミュレーションプロセサ、そし て、3は記録媒体装置を示している。ここで、並列回路 シミュレータは、図1に示すように、管理プロセサ1お よびシミュレーションプロセサ20~23を備えたコン ピュータシステム (1つの計算機) として構成されるも のに限定されず、管理プロセサ1およびシミュレーショ ンプロセサ20~23としてそれぞれ計算機(ワークス テーションやパーソナルコンピュータ等)を使用し、通 信手段を介して接続したコンピュータシステムとして構 成しでもよい。

【0011】図1に示されるように、本発明の回路シミ ュレーション並列化方法が適用される並列回路シミュレ ータは、1つの管理プロセサ1と複数のシミュレーショ ンプロセサ20~23を備えて構成されている。また、 各シミュレーションプロセサ20~23は、それぞれ各 端子の履歴情報を記憶しておくメモリ (DRAM) 20 a~23aが設けられている。このメモリ20a~23 aの管理(履歴管理)に関しては、図8を参照して後に 説明する。

【0012】ここで、各シミュレーションプロセサ(例 えば、プロセサ20)は、管理プロセサ1を介して他の シミュレーションプロセサ(21~23)との通信を行 うようになっている。なお、各シミュレーションプロセ サ20~23間で直接通信を行うように構成することも できる。記録媒体装置3は、例えば、磁気ディスクドラ イブ装置や光磁気ディスクドライブ装置等であり、本発 明の回路シミュレーション並列化プログラムを記録した 媒体(磁気ディスクや光磁気ディスク等)を読み出し て、並列回路シミュレータ(複数の演算手段を有するコ ンピュータシステム) にそのプログラムを実行させるた めに使用される。もちろん、記録媒体装置3としては、 通信手段により供給される回路シミュレーション並列化 プログラムを受け取る装置等であってもよい。

【0013】図2は本発明の回路シミュレーション並列 化方法における回路分割処理を説明するための図であ る。同図において、参照符号Cは、電気的特性のシミュ レーションを行う対象回路を示し、また、C0~C3 は、それぞれ対象回路Cをシミュレーションプロセサ2 0~23に対応して分割した分割回路を示している。図 2に示されるように、各分割回路 C O ~ C 3 は、それぞ

例えば、分割回路C2は、素子 $E21\sim E23$ および端子 $N21\sim N25$ を含んで構成され、また、分割回路C3は、素子 $E31\sim E34$ および端子 $N31\sim N34$ を含んで構成されている。

【0014】ここで、プロセサ22から見て、例えば、端子N23は出力端子(内部端子)であり、端子N31は外部端子である。一方、プロセサ23から見て、例えば、端子N23は外部端子であり、端子N31は出力端子である。図3は本発明の回路シミュレーション並列化方法における回路分割処理の具体例を示す図であり、図102中の隣接する分割回路C2およびC3(シミュレーションプロセサ22および23)において、端子N23に注目して回路分割処理を説明するための図である。ここで、図3(a)は分割回路C2およびC3と各素子および端子の関係を示し、図3(b)は図3(a)に示す素子および端子とシミュレーションプロセサ22および23との関係を説明するための図である。

【0015】図3(a)に示されるように、分割回路C 2およびC3は、図面上、対象回路Cを端子N23の右側で分割して、それぞれシミュレーションプロセサ22 20 および23に割り当てるようになっている。従って、シミュレーションプロセサ22は、端子N22, N23および素子E22を含み、また、シミュレーションプロセサ23は、端子N31, N32および素子E31, E32を含むことになる。ここで、対象回路Cにおける全ての端子および素子は、必ず1つのシミュレーションプロセサに割り当てられ、各端子のシミュレーション(電圧レベルの計算)は、必ず1つのシミュレーションプロセサでのみ計算される。なお、対象回路Cの分割、および、該対象回路Cを分割した分割回路C0~C3の割り30当ては、例えば、図1に示す並列回路シミュレータでは、管理プロセサ1が行うことになる。

【0016】図3(b)に示されるように、プロセサ22(分割回路C2)における端子N23の情報は、プロセサ23(分割回路C3)における端子N31の計算 (シミュレーション)に必要となるが、この場合、端子N23をプロセサ23の外部端子として取り扱う(参照する)。また、プロセサ23における端子N31の情報は、プロセサ22における端子N23の計算に必要となるが、この場合、端子N31(および、素子E31)を40プロセサ22の外部端子(外部情報)として取り扱う(参照する)。なお、図3(b)において、各プロセサ22および23において参照する部分は、太線で描かれている。

らば該外部端子の履歴から補間して求め、また、シミュレーションが外部端子の履歴よりも進んでいる場合には、履歴から予測値を求めて計算に使用する。

【0018】図4は本発明の回路シミュレーション並列化方法における補間および予測処理を説明するための図である。ここで、図4(a),(c),(e)は、例えば、プロセサ22(発信側:自分自身で端子N23のシミュレーション計算を行うプロセサ側)から見た出力端子(内部端子)N23の計算結果(シミュレーション結果)を示す図である。また、図4(b),(d),

(f)は、例えば、プロセサ23 (受信側:自分自身では端子N23のシミュレーション計算を行わず、計算結果を参照するプロセサ側)から見た外部端子N23の補間並びに予測処理、および、シミュレーションのやり直しを説明するための図である。

【0019】図4(a)に示されるように、発信側のプロセサ22において、出力端子N23の計算結果(シミュレーション結果)が時刻t1およびt2の値(電圧レベル)P1およびP2まで得られているとき、図4

(b) に示されるように、受信側のプロセサ23において、例えば、時刻t4(ここで、t1<t4<t3)における外部端子N23の値が必要なときには、時刻t1 およびt2における値P1およびP2を補間して得られた値P4を使用する。また、図4(b)に示されるように、受信側のプロセサ23において、例えば、時刻t5 (ここで、t3<t5)における外部端子N23の値が必要なときには、時刻t1およびt2における値P1およびP2から予測した値(予測ラインELに沿った値)P5を使用する。なお、各プロセサ(シミュレーションプロセサ)間では、シミュレーションを行うタイムステップが一定となっていないため、図4(b)に示すような補間および予測処理が行われることになる。

【0020】図4(c)に示されるように、プロセサ2 2において、出力端子N23の時刻t3の計算結果(電 <u> 圧レベル) P3が得られると、その値(t3, P3)</u> は、例えば、管理プロセサ1を介してプロセサ23へ伝 えられる。そして、図4(d)に示されるように、プロ セサ22で計算された値P3 (時刻t3)と予測ライン EL (予測値P5) が大きく異なった場合には、図4 (e) および (f) のように新たな値P6 (時刻t6) を使用してシミュレーションをやり直すことになる。 【0021】すなわち、図4(e)と図4(f)との比 較から明らかなように、プロセサ22において計算され た出力端子N23の時刻t3の値(計算結果)P3が予 測ラインELと大きく異なる場合、プロセサ23におい ては、外部端子N23の値(電圧レベル)として、実際 にプロセサ22で計算された値(P2とP3を繋ぐライ ンRL) と予測ラインELとの差が所定の値(許容誤 差)以下になる値P6(時刻t6)を使用してシミュレ

と、ステップS4に進んで、シミュレーションを終了するかどうかが判別される。

【0022】以下、同様に、得られた端子の計算結果に 基づき、外部端子の補間および予測処理を行うと共に、 図4 (f) に示すようなシミュレーションのやり直しを 行って、複数のシミュレーションプロセサ (20~2) 3) において、それぞれ独立に分割回路の電気特性のシ ミュレーションを並列的に行う。このように、各プロセ サ (シミュレーションプロセサ) において、出力端子 (他のプロセサの外部端子)の計算が終わったならば、 出力端子を外部端子として持つ他のプロセサに対して計 算結果(電圧レベル)を送信し、該計算結果を受けた側 10 (他のプロセサ)では、シミュレーション時刻が新しく なっていれば履歴を更新し、古い場合(計算がやり直さ れている場合)には、その時刻から履歴を作り直し、そ の時刻以降の計算をやり直す。そして、図4(f)のよ うに、受け取った結果と計算に用いた予測値との差を比 較し、誤差が大きい場合にはシミューレーション計算を やり直すことになる。

【0027】また、ステップS3において、外部端子の情報が来ていないと判別された場合にも、ステップS4に進み、シミュレーションを終了するかどうかの判別が行われる。そして、ステップS4で、シミュレーションを終了しないと判別されると、ステップS1に戻って再度シミュレーション処理を行い、また、シミュレーションを終了すると判別されると、シミュレーションの終了処理を行う。

【0023】そして、全てのプロセサのシミュレーションが終了した時点で全体のシミュレーションが終了する。次に、図5および図6に示すフローチャートを参照 20して、シミュレーションプロセサおよび管理プロセサの処理を説明する。図5は本発明の回路シミュレーション並列化方法におけるシミュレーションプロセサの処理の一例を示すフローチャートである。

【0028】この図5に示す処理は、複数のシミュレー ションプロセサにおいて、並列的に処理される。図6は 本発明の回路シミュレーション並列化方法における管理 プロセサの処理の一例を示すフローチャートである。図 6に示されるように、管理プロセサ1は、ステップS1 1で回路(対象回路)の分割を行って、さらに、ステッ プS12で、該分割された各対象回路を各シミュレーシ ョンプロセサ20~23に割り当てる。そして、ステッ プS13に進んで、各シミュレーションプロセサからの メッセージの着信を確認し、メッセージが着信している と、ステップS14に進んで、到着した全てのメッセー ジを受信して、シミュレーション全体で確定している時 間を決定する。ここで、メッセージとしては、例えば、 後述する図7に示す構成を有している。また、ステップ S13で、メッセージが着信していないと判別される と、メッセージが着信するまで、ステップS13で各シ ミュレーションプロセサからのメッセージの着信を待つ ことになる。

【0024】図5に示されるように、各シミュレーションプロセサ20~23は、ステップS1でシミュレーションを実行する。すなわち、ステップS1では、各素子の特性および各端子の電圧レベルから、次の時間における各端子の電圧レベルを計算する。さらに、ステップS2に進んで、出力端子の履歴が更新されたかどうかを判別する。

【0029】ステップS15に進むと、端子の情報をプロセサ毎に組み替え、さらに、ステップS16に進んで、発信するかどうかが判別される。ステップS16において、発信する場合には、ステップS17に進んで、時間情報を全てのシミュレーションプロセサに発信してステップS18へ進む。また、ステップS16で、発信しない場合には、ステップS13に戻ってメッセージの着信を確認する。

【0025】ステップS2において、出力端子の履歴が 更新されたと判別されると、ステップS5において、端 子情報を、例えば、管理プロセサを介して他のシミュレーションプロセサに送信した後、ステップS3へ進み、 また、ステップS2において、出力端子の履歴が更新されていないと判別されると、直接ステップS3へ進む。 ステップS3では、他のシミュレーションプロセサ(例えば、管理プロセサを介して)から外部端子の情報が来ているかどうかが判別され、外部端子の情報が来ていると、ステップS6に進んで、端子情報を受信する。さらに、ステップS7に進んで、外部端子の履歴を更新した後、ステップS8において、シミュレーションのやり直しが必要がどうかが判別される。

【0030】ステップS18では、全てのシミュレーションが終了したかどうかが判別され、全てのシミュレーションが終了したと判別されると処理を終了し、また、全てのシミュレーションが終了していないと判別されると、ステップS13に戻って各シミュレーションプロセサからのメッセージの着信を確認する。図7は本発明の回路シミュレーション並列化方法において通信に使用するメッセージ構造の一例を示す図であり、例えば、管理プロセサ1と各シミュレーションプロセサ20~23との間で遺り取りされるメッセージ(データ)の一例を示すものである。

【0026】ステップS8で、シミュレーションのやり直しが必要であると判別されると、ステップS9でシミュレーションの時間を戻した後(例えば、図4(f)の時刻t6まで戻す)、ステップS1に戻ってシミュレーションをやり直す。一方、ステップS8において、シミュレーションのやり直しが必要ではないと判別される

【0031】図7に示されるように、シミュレーション プロセサから管理プロセサへ伝えられるメッセージとし 50 ては、例えば、シミュレーションが確定している時間 20

(各シミュレーションプロセサ20~23のうちで最も 処理の遅いプロセサにおいて計算が終了している時間: 確定時間)を示す履歴管理用時間情報 D 0、および、各 端子の端子番号(N23等),時間(t1,t2等)並 びに計算された電圧レベル (P1, P2等)を示す端子 情報等により構成されている。すなわち、各シミュレー ションプロセサ20~23は、シミュレーションの時刻 を管理プロセサ1に伝え、また、管理プロセサ1はシミ ュレーションプロセサから得た時刻より、不必要となる 時刻を各シミュレーションプロセサに伝える。そして、 各シミュレーションプロセサは、管理プロセサから送ら れた時刻より古い履歴を消去することになる。

【0032】図8は本発明の回路シミュレーション並列 化方法における履歴管理の一例を説明するための図であ り、図8(a)は消去前の各シミュレーションプロセサ 20~23のメモリ (DRAM) 20a~23aに格納 されたデータ (履歴) を示し、また、図8 (b) は消去 後のメモリ20 a~23 aに格納されたデータを示して いる。

【0033】各シミュレーションプロセサ20~23 は、シミュレーションを進める度毎に新しいデータ(例 えば、端子番号,時間,電圧レベル等)を履歴に追加す る (メモリ20 a~23 aに書き込む)。上述したよう に、本発明に係る回路シミュレーション並列化方法によ れば、従来、1つのプロセサで行っていた計算を、対象 回路を分割して複数のプロセサ(計算機:演算手段)に 割り当てる。そして、他のプロセサがシミュレーション の計算に必要となる境界部の端子の計算結果を通信によ り伝達し、該計算結果を受け取ったプロセサは、得られ た履歴からシミュレーションに必要な値を補間或いは予 測し、各プロセサ毎にシミュレーションを並列的に進め る。これにより、回路の電気特性のシミュレーションを 並列化することができ、解析時間を短縮することが可能

【0.034】図8 (a) に示されるように、1タイムス テップの計算を行う毎に、或る特定のシミュレーション プロセサ (例えば、プロセサ21) の計算結果を接続関 係にある(隣接する)シミュレーションプロセサ(例え ば、プロセサ22)に送る。また、計算結果を受け取っ たプロセサ(22)は、例えば、予測値との差が大きく なる時刻(tc2')まで戻って、シミュレーションを やり直す。そして、シミュレーションのやり直しが生じ た時刻(tc2')よりも新しい履歴DP2を削除す る。すなわち、シミュレーションのやり直しにより、プ ロセサ22のメモリ22aにおける履歴DP2を削除す ることになる。

【0035】さらに、図8(a)に示されるように、最 も遅れているシミュレーションの時刻よりも古いデータ は送信されることはないため、最もシミュレーションが

で発生するシミュレーションのやり直しに必要な時刻T よりも古い各プロセサ20~23のメモリ20a~23 aにおける履歴DP1を削除する。すなわち、全てのシ ミュレーションプロセサ20~23において、確定時間 が進んだことにより、メモリ20a~23aにおける時 刻Tよりも以前の履歴DP1を削除することになる。

【0036】これにより、図8(b)に示されるよう に、シミュレーションプロセサ20~23のメモリ20  $a \sim 23a$ は、不要な履歴が削除されることになり、該 10 メモリ20a~23aに要求される容量を低減すること ができる。上述したように、本発明の回路シミュレーシ ョン並列化方法によれば、各プロセサのシミュレーショ ンの進行状況を集め、最も遅れているシミュレーション の時刻(確定時間)を各プロセサに伝え、その時刻より 古い履歴を消去することにより、記憶しておく履歴を減 らしてメモリに要求される容量を低減することができ

【0037】図9は本発明の回路シミュレーション並列 化方法が適用される並列回路シミュレータの他の構成例 を示すブロック図であり、管理プロセサ(1)を設けな いようにした並列回路シミュレータ(コンピュータシス テム) の一例を示すものである。 図9 (a) に示される ように、全てのプロセサ (シミュレーションプロセサ) 20~23は対等な関係にあり、それぞれのプロセサ2 0~23は直接に通信によって情報の遣り取りを行うよ うになっている。

【0038】履歴管理(確定時間の決定)を行う場合、 まず、スタートのシミュレーションプロセサ20を1つ 決め、該プロセサ20からスタートして元のプロセサ2 0に戻って来るような順番を付ける。ここで、スタート のプロセサ20をレベル"0"とし、その次のプロセサ をレベル"1"とする。図9(b)に示されるように、 スタートのプロセサ20は、レベル"1"のプロセサ2 1および22にシミュレーション時間収集を開始するた めの信号を送る。さらに、レベル"1"のプロセサ21 および22は、さらに次の (レベル"2"の) プロセサ 23に自分のシミュレーション時間を送る。すなわち、 レベル"1"のプロセサ21および22以降のプロセサ は、受け取ったシミュレーション時間と自分のシミュレ ーション時間を比較して、遅れているシミュレーション 時間をさらに次のプロセサに伝える。

【0039】そして、レベル"0"(レベル"4")の プロセサ20にシミュレーション時間が戻った時点で、 プロセサ20は全体の確定時間を決定し、各シミュレー ションプロセサ21~23に送信する。次に、図9 (c) に示されるように、シミュレーション情報に関し ては、各プロセサは、他のプロセサの外部端子の情報を 直接情報を必要としているプロセサへ送信する。そし て、全ての端子について、1タイムステップの計算が終 遅れているプロセサ23のシミュレーション時刻tc3 50 わる毎に各端子の履歴を計算結果に加えていく。

【0040】このように、本発明の回路シミュレーション並列化方法が適用される並列回路シミュレータとしては、管理プロセサ(1)およびシミュレーションプロセサ(20~23)を備えたコンピュータシステムに限定されず、管理プロセサを無くして複数のシミュレーションプロセサだけで構成したコンピュータシステムとして構成することもできる。また、管理プロセサおよびシミュレーションプロセサは、それぞれ計算機(ワークステーションやパーソナルコンピュータ等)として構成するようにしてもよい。

### [0041]

【発明の効果】以上、詳述したように、本発明の回路シミュレーション並列化方法(回路シミュレーション並列化プログラムを記録した媒体)によれば、回路シミュレーションを並列計算して解析時間を短縮することができる。さらに、本発明の回路シミュレーション並列化方法によれば、記憶しておく履歴を減らしてメモリに要求される容量を低減することができる。

### 【図面の簡単な説明】

記錄媒体 級職

現プロセサ

【図1】本発明に係る回路シミュレーション並列化方法 20 が適用される並列回路シミュレータの一構成例を示すプロック図である。

【図2】本発明の回路シミュレーション並列化方法における回路分割処理を説明するための図である。

【図3】本発明の回路シミュレーション並列化方法にお

ける回路分割処理の具体例を示す図である。

【図4】本発明の回路シミュレーション並列化方法における補間および予測処理を説明するための図である。

12

【図5】本発明の回路シミュレーション並列化方法におけるシミュレーションプロセサの処理の一例を示すフローチャートである。

【図6】本発明の回路シミュレーション並列化方法における管理プロセサの処理の一例を示すフローチャートである。

10 【図7】本発明の回路シミュレーション並列化方法において通信に使用するメッセージ構造の一例を示す図である。

【図8】本発明の回路シミュレーション並列化方法における履歴管理の一例を説明するための図である。

【図9】本発明の回路シミュレーション並列化方法が適用される並列回路シミュレータの他の構成例を示すプロック図である。

### 【符号の説明】

1…管理プロセサ

0 20~23…シミュレーションプロセサ

3…記録媒体装置

C···対象回路

C0~C3…分割回路

E21~E23, E31~E34…素子

N21~N25, N31~N34…端子 (ノード)

【図1】

m

Ui.D

ージョン

はかなけ

III O

37

ı,

1110

はなり

DRAM


ប

8

尽

8


本発明に係る回路シミュレーション並列化方法が適用される 並列回路シミュレータの一構成例を示すブロック図 【図2】




本発明の回路シミュレーション並列化方法における 回路分割処理を説明するための図

### 【図3】

### 本発明の回路シミュレーション並列化方法における 回路分割处理の具体例を示す図




(b)




### 【図4】

### 本発明の回路シミュレーション並列化方法における 補間および予測処理を説明するための図




### 【図7】

### 本発明の回路シミュレーション並列化方法において 通信に使用するメッセージ構造の一例を示す図




【図5】

本発明の回路シミュレーション並列化方法における シミュレーションプロセサの処理の一例を示すフローチャート




【図6】


本発明の回路シミュレーション並列化方法における管理プロセサ の処理の一例を示すフローチャート



【図8】


本発明の回路シミュレーション並列化方法における履歴管理の 一例を説明するための図





【図9】

### 本発明の回路シミュレーション並列化万法が適用される 並列回路シミュレータの他の構成例を示すブロック図



22

# This Page is inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

×	BLACK BORDERS
Ø	IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
Ø	FADED TEXT OR DRAWING
	BLURED OR ILLEGIBLE TEXT OR DRAWING
	SKEWED/SLANTED IMAGES
×	COLORED OR BLACK AND WHITE PHOTOGRAPHS
	GRAY SCALE DOCUMENTS
0	LINES OR MARKS ON ORIGINAL DOCUMENT
	REPERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
	OTHER:

IMAGES ARE BEST AVAILABLE COPY.
As rescanning documents will not correct images problems checked, please do not report the problems to the IFW Image Problem Mailbox